PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-142942

(43)Date of publication of application: 05.06.1989

(51)Int.Cl.

G06F 9/42 G06F 9/46

(21)Application number: 62-302181

(71)Applicant: NEC CORP

(22)Date of filing:

30.11.1987


(72)Inventor: FUJII TAKUYA

MIKI YOSHIYUKI

(54) REGISTER SAVING SYSTEM

(57)Abstract:

PURPOSE: To shorten a subroutine execution time by providing each register with a 1st flag which indicates that contents need to be saved during the execution of a subroutine, and a 2nd flag which shows whether or not the contents of the register are already saved. CONSTITUTION: When a register saving instruction which actuates a register saving controller 109 indicates a general register 108 for saving, the controller 109 sets the saving indication flag 111 and a corresponding bit of a saving-completion display register 112. Then when the contents of the register 108 are saved with a subsequent instruction, it is decided whether or not the contents are saved on a main storage device 106 by referring to the part of a register number that the saving indication flag 111 corresponds to. Further, when it is found by referring to the part of the corresponding register number of the saving-completion display register 112 that no data are saved on the main device 106, the register saving controller 109 is actuated so as



to save the contents of the general register 108 on the main storage device 106.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Searching PAJ

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

®日本国特許庁(JP)

①特許出願公開

四公開特許公報(A)

平1-142942

@Int_Cl.4

識別記号

庁内整理番号

母公開 平成1年(1989)6月5日

G 06 F

9/42 9/46

A - 7361 - 5B A - 7056 - 5B

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称

レジスタ退避方式

願 昭62-302181 ②特

昭62(1987)11月30日 ❷出 頣

井 砂発 明 者 藤

卓

東京都港区芝5丁目33番1号 日本電気株式会社内

三木 良 行 ⑦発 明

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号

砂出 願 日本電気株式会社 弁理士 越 場 四代 理

レジスタ退群方式 1. 発明の名称

2. 特許請求の範囲

サブルーチンの実行時にレジスタの内容を主記 憶装置内の所定のアドレスに退避する動作を行う 情報処理装置のレジスタ退避方式において、

サブルーチンの実行時に内容を退避すべきレジ スタであることを表示する第1のフラグと、彼レ ジスタの内容が既に退避されているか否かを表示 する第2のフラグとを前記レジスタの各々が備え、

サブルーチンへの動作移行を含む命令が入力さ れた際に、まず前記第1フラグにそのレジスタが 内容を退避すべきものであることをセットし、サ ブルーチン内であるレジスタを使用する際に前記 第2フラグを参照して、該レジスタの内容がまだ 退避されていない場合に眩レジスタの内容の退避 助作を実行することを特徴とするレジスタ退避方 式。

3. 発明の詳細な説明

産業上の利用分野

本発明は、情報処理装置における中央処理装置 の動作に関するものである。より詳細には、中央 処理装置の特定の動作において、レジスタの内容 を主記憶装置へ退避動作を実行する際の新規な方 式に関するものである。

従来の技術

一般に、情報処理装置における中央処理装置に おいては、サブルーチンコールを実行するに先立 って、そのサブルーチン上で使用するレジスタの **歯をメインルーチンへの復帰時に再現するために、** そのレジスタの内容を主記憶装置へ退避して保存 していた。

このような動作を指示する典型的なプログラム リストとしては、以下のようなものがある。

pushm reg-list

c a 1 1

特開平1-142942(2)

ここで、pushmは、所定のレジスタのリスト(以下、regーlistと記載する)によって指示された複数のレジスタの内容を、スタックポインタから読み出された主記憶装置内のアドレスに退避する命令である(以下、レジスタ退避命令と記載する)。

第6図は、上述のような動作を説明するブロック図である。

第6図を参照して、レジスタ退避命令を実行する際に実行される汎用レジスタ(以下、REGSと記す)605から主記憶装置(以下、MSと記す)604への退避動作を説明する。

まず、REGS605 に格納された退避命令が、命令解読部 (以下、IDUと記載する) 601 によりデコードされる。尚、この場合、IDU601 は次の命令を先取りは行わない。

命令実行部 (以下、EXUと記載する) 602 は、 IDU601 のからの情報により、命令がレジスタ 退避命令であることを認知し、スタックポインタ で示されているアドレスにREGS605 の内容を 存込むように主記憶装置制御部 (以下、BCUと 記載する) 603 に指示する。そして、BCU603 はREGS605 の内容をMS604 へ書込む。

更に、実際には、これらのレジスタ 退避命令の 実行終了後に、次のサブルーチンコール命令をデ コードしその実行を開始する。

発明が解決使用とする問題点

ところで、第7図(I)、(Ⅱ)、(Ⅲ)は、 上述のような情報処理装置の動作を模式的に示す 図である。

第7図(I)は、レジスタ退避命令の実行を表しており、第6図において示したように、情報処理装置の各要素(IDU、EXU、BCU、MS)の処理実行への関与を表している。

また、第7図(Ⅱ)は、サブルーチンコール命令の実行についての各要素の関与を表している。 更に、第7図(Ⅲ)は、異なるサブルーチンコール命令の実行についての各要素の関与を表してい

即ち、サブルーチンの処理内容によって、情報 処理装置の各要素は使用される場合とされない場合とがある。この点、前述した従来の退避方式で は、レジスタ退避命令とサブルーチンコール命令 とが組合わさった場合、レジスタ退避命令と次の サブルーチンコール命令とは有機的に連携してい ないことがわかる。

即ち、レジスタ退避命令が実行されると、主記 憶装置にレジスタの退避が完全に終了すきないない。 使来の退避が完全に終了できないない。 使来の退避が完全に終けてきないないない。 では、サブルーチンにおけるのは、ジスタの使用の有無に関わず、常にレジスタの時のでは、サインのでは、が明めいる。 でいる。 従って、メインルーチンで復帰要がいる。 は、全てのために、サブルーチンを使用したでは、 なった、サブルーチンを使用したでは、 なったのためでする。 では、かった。

問題点を解決するための手段

作用

本発明のレジスタ退避方式は、 転送装置により 主記憶装置に転送すべきレジスタであることを示

特開平1-142942(3)

即ち、従来のレジスタ退避命令とサブルーチンコール命令の組合わせでは、汎用レジスタの退避が終了しなければ次のサブルーチンコール命令の実行ができなかった。

これに対して、本発明では、サブルーチンコー ル命令に対して退避するレジスタのリストをあた え、サブルーチン内の命令が、レジスタを更新しない場合や、退避レジスタのリストにないレジスタを用いる場合は、レジスタの退避を行わず、退避レジスタのリストにあるレジスタを更新する場合で、かつまだ退避していないレジスタの場合は、その命令を実行する前にレジスタの退避を行う。

以下に図面を参照して本発明をより具体的に詳述するが、以下に開示するものは本発明の一実施例に過ぎず、本発明の技術的範囲を何ら限定するものではない。

実施例

第1図は、本発明のレジスタ退避方式を実現する際の情報処理装置の構成を模式的に示すブロック図である。

第1図に示す情報処理装置は、入力された命令を解読する命令解読部(以下、IDUと記す)101と、パス103を介してこのIDU101と接続された命令解読部から得られた情報により命令を実行に移す命令実行部(以下、EXUと記す)102と

を中心に構成されている。

EXU102 には、実行結果を主記憶装置(以下、MSと記す)106 に格納するための主記憶装置制御部(以下、BCUと記す)に接続されている。また、この情報処理装置は、汎用のレジスタ群(以下、REGSと記す)108 を備えており、これらの構成は、基本的には第6 図に示した従来の装置と同じ構成である。

更に、本実施例の情報処理装置は、レジスタの 退避を制御するレジスタ退避制御装置(以下、S TCUと記す)109 と、レジスタが内容を退避す べきものであるか否かを表示する退避指示フラグ (以下、STCRと記す)111 と、レジスタの内 容が既に退避しているか否かを表示する退避済み 表示レジスタ(以下、STERと記す)112 とを 備えている。

第2図は、本発明の実施例における汎用レジス タの構成を示す図である。

第2図に示すように、この情報処理装置における汎用レジスタ201 は、そのレジスタが退避する

か否かを示す、STCRの1bitを構成しているフラグ202 と、そのレジスタが退避済みか否かを示す、STERの1bitを構成しているフラグ203 とを備えている。

以下に、上述のような構成の装置における本発 明に従うレジスタ退避方式の実行を、パイプライ ン方式による先行制御方式を採用した場合につい て説明する。尚、この動作方式においては、ID U101 、E X U102 並びにB C U104 の 3 つのス テージからなり、それぞれが並行処理を行うこと ができるものとする。また、また汎用レジスタは、 レジスタ 0 (以下、R 0 と記す)からレジスタ31 (以下、R31と記す)の32本の汎用レジスタから 構成され、更に、前述のように、1つの汎用レジ スタに対して、第1並びに第2のフラグ202、203 が、それぞれSTCRとSTERの1ピットを構 成している。即ち、STCRとSTERは32ピッ トの大きさからなるレジスタで、32本の汎用レジ スタに対しては、汎用レジスタR0に対してST CR、STERのbitO、R1に対してSTC

特開平1-142942(4)

RとSTERのbitlと対応している。

第3図は、本実施例における主記憶装置に退避されたレジスタの構成図である。

本実施例では、サブルーチンコール命令の実行となった。サブルーチンコールの退避がともなった。サブルーチン内のの主題となった。サブルーチン内のの主題となった。サブルーチン内ののでは、サブルーチンスタを更新しない場合は、レジスタを更新される場合で、場合でいる。サブスタがに、この命令をレジスタを退避していた。この命令をレジスタを退避していた。この命令をレジスタ退避を行うの。以下、この命令をレジスタ退避ける。以下、この命令をレジスタ退避ける。とする。

第4図は、本発明の実施例における命令の形式 である。

レジスタ退避付きサブルーチンコール命令は、 第4図に示すように命令コード401 と退避レジス タのリスト402 とオペランド403 に分離する。

まず第1図において、レジスタ退避付きサブル

ーチンコール命令の過程を説明する。

I D U 101 は、レジスタ退避付きサブルーチンコール命令を、デコードする S T C U 109 に退避レジスタのリストを送り、E X U 102 にサブルーチンコールの実行を指示する。

サブルーチンコール命令では、まず始めに戻り 番地をスタックに退避し、汎用レジスタとSTC RとSTERの、退避する領域を確保するために スタックを進める。次に、フレームポインタをス タックに退避し、現在のスタックの値をフレーム ポイングに転送する。以後フレームポイングを基 増とし、汎用レジスタの退避を行う。

次にIDUは、次の命令アコードを先取りする。 退避レジスタのリストを受け取ったSTCU109 は、STCR111 とSTER112 に、退避レジス タのリストをセットする。すなわち、退避するレ ジスタに対応する bitを"I"にセットする。 次にIDU101 に解読された命令が、レジスタを 使用しない場合や、レジスタの更新を行わない場合は、IDU101 は、STCU109 に対して何も

行わない。IDU101 が命令を解説した結果が、レジスタの更新をともなう場合は、IDU101 はSTCU109 に対して更新するレジスタ番号を知らせる。STCU109 は、IDU101 から受け取ったレジスタ番号から、退避を行わなければならないレジスタかどうかを、フラグを参照して判定する。すなわち、汎用レジスタ番号に対応するSTCR111 のbitが 1"のとき退避を行うレジスタと判定し、"0"のときは何も行わない。

次にSTCU109 は、退避を行うレジスタと判定したレジスタ番号に対して、STER112 を参照してすでにレジスタが、退避されているかを顧べる。 すなわち、汎用レジスタ番号に対応する STER112 の b i t が $^{\circ}$ $^{\circ}$ 1 $^{\circ}$ のときレジスタの退避をフレームポインタを容照して行う、 $^{\circ}$ 0 $^{\circ}$ のときは何も行わない。

レジスタ退避付きサブルーチンコール命令により、サブルーチンに実行を移したのちに、そのサブルーチン内にレジスタ退避付きサブルーチンコール命令が、ある場合はSTERに示されたまだ

退避していないレジスタとSTCRとSTERと を退避する。

第5図は、本発明の実施例におけるタイミング 図である。

第5図は、本実施例のタイミングチャートである。 I は、レジスタ退避付きサブルーチンコール命令の実行を表している。 II は、レジスタの退避を必要としない命令の実行を表している。 II は、レジスタの退避を必要な命令の実行を、表している。この図からわかるように命令の実行を高速に行うことが出来ることがわかる。

実施例2

次に、本発明の他の銀様について具体的に説明する。

前述の第一実施例では、複数のレジスタの退避を伴うレジスタ退避付きサブルーチンコール命令について説明を行ったが、この方法は、並行動作可能なプログラムの単位(以下、タスクと記す)の、並行列動作のためのタスク切り換えの場合に

特開平1-142942(5)

も用いることが出来る。

即ち、タスク切り換えでは、現在実行中のタスクの中断を行う場合、中断したときの状態を保持するためにそのときのレジスタの値を主記憶装置に退避する。従って、この場合のレジスタの退避にも、切り換え後のタスグをサブルーチンと見做すことによって、前述の第一実施例の方式を適用することができる。

発明の効果

以上の説明のように、本発明に従うレジスタ退 避方式によれば、複数のレジスタを有する中央な 理装置において、複数のレジスタの退避をとも うサブルーチンコール命令のレジスタの退避をと らせ、次の命令を先に実行し、退避するレジンスタの らせが更新する必要が生じた場合に、サブルーチン のの値を主記憶装置へ退避を行い、サブルーチン の実行時間を短縮できることが出来る。ま 避が不用なレジスタの主記憶への退避を抑制し、 サブルーチン実行時間を短縮できる。

4. 図面の簡単な説明

第1図は、本発明のレジスタ退避方式を実現する中央処理装置の構成を模式的に示すブロック図であり、

第2図は、第1図に示す中央処理装置内の汎用 レジスタの構成を示す図であり、

第3図は、第1図に示した装置において、主記 憶装置に退避されたレジスタの構成を説明する図 であり、

第4図は、本発明の実施例における命令の形式 を示す図であり、

第5回は、本発明の実施例におけるタイミング 図であり、

第6図は、従来のレジスタ退避方式における中 央処理装置の構成を示すブロック図であり、

第7図(1)、(Ⅱ)、(Ⅱ)は、第6図に示 した従来の方式におけるレジスタ退避時の動作を それぞれ模式的に示す図である。

〔主な参照番号〕

101、601 · · · 命令解読部 (IDU)、

102、602・・・命令実行師(EXU)、

104、603 · · · 主記憶装置制御部 (BCU)、

106、604 · · · 主記憶装置 (MS)、

108 、605 · · · 汎用レジスタ (REGS)、

109 ・・・レジスタ退避制御装置(STCU)、

111 ・・・退避指示フラグ (STCR)、

112 ··· 退避済み表示レジスタ (STER)、


201 ・・・汎用レジスタ、

202 ・・・、203 フラグ、

401 ・・・命令コード、


402 ・・・リスト、


403 ・・・オペランド




特許出願人 日本電気株式会社代理人 弁理士 眩 塌 隆

特開平1-142942(6)






第3図




第 4 図

第5図



第6図



特開平1-142942(フ)

